Maixduino SBC сочетает RISC-V AI, форм-фактор Arduino и беспроводной модуль ESP32

В прошлом году ядра RISC-V превратились в недорогое оборудование с нейронной сетью и аудиоускорителем, позволяющие ускорить рабочие нагрузки искусственного интеллекта на грани, такие как распознавание объектов и обработка речи. Конкретнее, двухъядерный процессор Kendryte K210  на базе архитектуры RISC-V был обнаружен в модулях и платах Sipeed MAIX по цене от 5 долларов и выше.

С тех пор было доступно несколько других вариантов и комплектов, включая Seeed Studio Grove AI HAT, который работает с подключенным к Raspberry Pi или в автономном режиме. Компания Seeed Studio выпустила еще одну плату с процессором Kendryte K210 RISC-V AI, но на основе форм-фактора Arduino UNO и оснащенную модулем ESP32 для подключения WiFi и Bluetooth. Познакомьтесь с Sipeed Maixduino SBC.

Читать далее «Maixduino SBC сочетает RISC-V AI, форм-фактор Arduino и беспроводной модуль ESP32»

Релиз Linux 5.1 — Основные изменения, архитектура Arm, MIPS и RISC-V

Линус Торвальдс объявил о выпуске Linux 5.1:

Я немного припозднился, обычно я делаю это раньше. Отчасти потому, что сегодня я получил несколько небольших предложений по изменению кода, но и потому, что я не ожидал синхронизации предстоящего окна слияния 5.2.

Но, предложения по изменению кода, пришедшие в последние минуты, на самом деле были не большими, чтобы оправдать задержку, и, надеюсь, синхронизация окна слияния также не будет мучительной. Так случилось, что выпускной в колледже моего старшего случился прямо в середине предстоящего окна слияния, так что я был, фактически, в автономном режиме в течение нескольких дней. В худшем случае я расширю его, чтобы все получилось, но не думаю, что это понадобится.

Читать далее «Релиз Linux 5.1 — Основные изменения, архитектура Arm, MIPS и RISC-V»

Как утверждают разработчики, MORPHEUS — нерушимая архитектура процессора RISC-V

Код постоянно пишется и обновляется для новых функций, оптимизаций и тому подобное. Эти дополнительные строки кода иногда обходятся дорого: ошибка безопасности случайно вводится в базу кода. Ошибка в конечном итоге обнаруживается, отчет заполняется, и исправление программного обеспечения направляется на решение проблемы, прежде чем новое программное обеспечение или прошивка будет переданы конечному пользователю. Этот цикл постоянно повторяется, и может означать, что практически ни одно программное обеспечение или устройство не может считаться полностью безопасным.

В Университете Мичигана была разработана новая архитектура процессора под названием MORPHEUS, которая блокирует потенциальные атаки путем шифрования и случайной перестановки ключевых битов своего собственного кода и данных несколько раз в секунду с помощью «взбиваемости(Churn)».

Читать далее «Как утверждают разработчики, MORPHEUS — нерушимая архитектура процессора RISC-V»

Grove AI HAT поможет Raspberry Pi выполнять граничные вычисления рабочих нагрузок

В прошлом году был написан обзор о двухъядерном процессоре Kendryte K210 RISC-V, специально разработанном для машинного зрения и «машинного слуха», а также о соответствующей плате Kendryte KD233, которая обеспечивает выводы на грани (edge), например для таких задач, как распознавание лица или обнаружение объектов.

Спустя некоторые время данный процессор можно было найти на модуле Sipeed M1, который стоил всего $5 в краудфандинговой кампании, а также он установлен на некоторых недорогих платах, которые сейчас можно купить от $12.90 на веб-сайте Seeed Studio. Теперь компания Seeed Studio разработала новую плату Grove AI HAT, целью которой является помощь Raspberry Pi в выполнении граничных вычислений рабочих нагрузок, а так же для предоставления 6 Grove интерфейсов для расширения функциональности, благодаря некоторым дополнительным модулям Grove. Читать далее «Grove AI HAT поможет Raspberry Pi выполнять граничные вычисления рабочих нагрузок»

Ядро SiFive S2 RISC-V может стать самым маленьким в мире 64-битным встроенным ядром

В прошлом году компания SiFive представила свои первые ядра RISC-V, конкурирующие с процессорами семейства Arm Cortex-R, благодаря 64-битному RISC-V Core IP серии S7, сравниваемому с 32-битным процессором Arm с ядрами Cortex-R7/R8 реального времени.

Теперь компания объявила о том, что ядро ​​SiFive S2 RISC-V — это самое маленькое в мире 64-битное встроенное ядро, а также первое ядро ​​SiFive IP, не имеющее прямого конкурентного эквивалента на рынке.

Читать далее «Ядро SiFive S2 RISC-V может стать самым маленьким в мире 64-битным встроенным ядром»

Представлен Linux 5.0 – основные изменения, Arm, MIPS & RISC-V архитектура

Линус Торвальдс (Linus Torvalds) представил Linux 5.0:

Итак, последняя неделя перед релизом 5.0 была не совсем простой, но не такая сложная как c rc8 и в целом я рад, что задержался на неделю и закончил rc8.

Оказывается патч, о котором я говорил в релизе rc8, не был той тревожной ошибкой, о которой я думал: да, у нас была не инициализированная переменная, но причина, по которой мы не сразу заметили предупреждение, заключалась в том, как работает gcc, компилятор в основном инициализировал эту переменную как правильное значение. Таким образом, то же самое, что вызвало отсутствие предупреждения, также фактически означает, что это исправление на практике пустое.

Читать далее «Представлен Linux 5.0 – основные изменения, Arm, MIPS & RISC-V архитектура»

Тесты на соответствие RISC-V направлены на решение проблемы фрагментации RISC-V

В мире x86 один образ операционной системы обычно может работать на всех аппаратных средствах благодаря четко определенным наборам инструкций, аппаратным и программным требованиям. Arm обеспечивает большую гибкость с точки зрения периферийных устройств, имея фиксированный набор вторжений для данной архитектуры (например, Armv8, Armv7 …), и это приводит к фрагментации, так что в прошлом вам приходилось настраивать свое программное обеспечение с помощью файлов платы и других настроек, и предоставлять один двоичный файл на плату, что приводит к большой фрагментации. С деревьями устройств все немного улучшилось, но есть еще несколько образов, которые будут работать на нескольких платах без изменений.

Читать далее «Тесты на соответствие RISC-V направлены на решение проблемы фрагментации RISC-V»

Плата HiFive1 Rev B получает процессор FE310-G002 RISC-V, модуль WiFi и Bluetooth

Компания SiFive выпустила, свою самую первую плату для разработки RISC-V в 2016 году — это их Arduino совместимая плата HiFive1, работающая на процессоре RISC-V с открытым исходным кодом Freedom E310 (FE310).

Сейчас компания выпустила обновленную версию процессора и платы. Встречайте процессор FE310-G002 и плата разработки HiFive1 Rev B.

Читать далее «Плата HiFive1 Rev B получает процессор FE310-G002 RISC-V, модуль WiFi и Bluetooth»