AntSDR E200 — SDR, подключенный к Gigabit Ethernet, с Xilinx Zynq SoC FPGA, поддерживает диапазон от 70 МГц до 6 ГГц (краудфандинг)

На днях мы писали о SDR-модуле uSDR M.2 на Crowd Supply, но оказалось, что на краудфандинговой платформе размещен еще один проект SDR (Software-Defined Radio) с платой AntSDR E200, оснащенной AMD Embedded Zynq 7020 SoC FPGA и набором микросхем Analog Devices AD9363 или AD9361 RF, обеспечивающих подключения Gigabit Ethernet к хосту.

Плата может работать в диапазоне 70 МГц — 6 ГГц с чипсетом AD9361 и в диапазоне 325 МГц — 3,8 ГГц с AD9363, поддерживает 2×2 MIMO с двумя антенными разъемами SMA и двумя разъемами U.FL, а также имеет возможность расширения интерфейсы для GPIO.

Читать далее «AntSDR E200 — SDR, подключенный к Gigabit Ethernet, с Xilinx Zynq SoC FPGA, поддерживает диапазон от 70 МГц до 6 ГГц (краудфандинг)»

Fudan Micro JFM7K325T — это клон встраиваемой AMD Kintex 7 325T FPGA.

Shanghai Fudan Microelectronics Group, также известная как FMSH, разработала клон AMD Embedded (ранее Xilinx) Kintex 7 325T FPGA, который можно найти в некоторых платах и ​​модулях в материковом Китае.

Мы привыкли видеть клоны или подделки микроконтроллеров STM32 , можно назвать это как угодно, но кто-то в Твиттере  отметил полнофункциональную плату на основе клона FPGA Kintex-7 325T с 326 080 LUTS и 16 трансиверами.

Читать далее «Fudan Micro JFM7K325T — это клон встраиваемой AMD Kintex 7 325T FPGA.»

uSDR — крошечная плата M.2 SDR, управляемая из веб-браузера (краудфандинг)

uSDR — это встроенная плата M.2 для программно-определяемой радиосвязи (SDR) на основе AMD Embedded Artix-7 FPGA, предназначенная для управления в браузерах Chrome, Opera или Edge без специальных драйверов или программного обеспечения благодаря технологии WebUSB.

Модуль можно вставить в любой совместимый хост или через адаптеры M.2, USB, mini PCIe или PCIe и использовать из веб-браузера с готовыми к использованию приложениями, такими как монитор спектра или анализатор сигналов, или с вашими собственными Приложение JavaScript, C/C++, Rust, Go или C# благодаря WebAssembly и проекту Emscripten .

Читать далее «uSDR — крошечная плата M.2 SDR, управляемая из веб-браузера (краудфандинг)»

Плата Pico-Ice сочетает в себе микроконтроллер Raspberry Pi RP2040 с Lattice ICE40 UltraPlus 5K FPGA

tinyVision.ai Pico-Ice — это плата для разработки с Raspberry Pi RP2040 MCU и Lattice ICE40 UltraPlus 5K FPGA, подключенными через 8-битную шину. Микроконтроллер Arm Cortex-M0+ обеспечивает синхронизацию FPGA и может напрямую программировать FPGA или выделенную флэш-память FPGA с помощью перетаскивания файла UF2.

Буквально несколько дней назад мы писали о плате LILYGO T-FPGA, которая сочетает в себе беспроводной ESP32-S3 MCU с FPGA Gowin, подключенным через 6-битную шину, а плата Pico-Ice предоставляет аналогичный вариант с другими чипами и без беспроводного подключения.

Читать далее «Плата Pico-Ice сочетает в себе микроконтроллер Raspberry Pi RP2040 с Lattice ICE40 UltraPlus 5K FPGA»

Комплект для разработки LILYGO T-FPGA объединяет ESP32-S3 WiSoC с FPGA Gowin GW1NSR-4C

Комплект разработки LILYGO T-FPGA состоит из модуля M.2 с беспроводным микроконтроллером ESP32-S3 WiFi и Bluetooth и FPGA Gowin GW1NSR-4C с 4608 LUT, а также несущей платы, которая обеспечивает легкий доступ к входам/выходам и поставляется с отсеком для батареи 18650.

Модуль поставляется с портом USB-C OTG, подключенным к ESP32-S3, и портом USB-C FPGA для FPGA. Несущая плата T-FPGA Shield включает в себя четыре интерфейса Pmod и разъем STEMMA Qt/Qwiic для расширения, а также несколько контактов для 3.3 и GND и еще один 20-контактный разъем ввода-вывода.

Читать далее «Комплект для разработки LILYGO T-FPGA объединяет ESP32-S3 WiSoC с FPGA Gowin GW1NSR-4C»

Плата Sipeed Tang Nano 20K FPGA за 25 долларов может имитировать ядро ​​RISC-V, запускать Linux, ретро-игры

Sipeed Tang Nano 20K — это недорогая плата разработки FPGA на основе FPGA Gowin GW2AR-18 с 20 736 логическими ячейками и 64 Мбит ОЗУ, которая в сочетании с 64 Мбит флэш-памятью QSPI обеспечивает достаточно ресурсов для имитации 32-битного ядра RISC-V, загружающего Linux или играть в ретро игры в эмуляторе.

Плата FPGA поставляется с портом USB-C для питания и загрузки битового потока FPGA через микроконтроллер BL616, который также действует как USB-последовательный чип, портом HDMI и ЖК-интерфейсом RGB для вывода видео, двумя пользовательскими кнопками и двумя ряды GPIO для подключения периферийных устройств, таких как геймпады (через адаптеры).

Читать далее «Плата Sipeed Tang Nano 20K FPGA за 25 долларов может имитировать ядро ​​RISC-V, запускать Linux, ретро-игры»

Система-на-модуле AMD Versal AI Edge SoC FPGA предназначена для ADAS, робототехники, медицинской визуализации и других приложений искусственного интеллекта.

iWave Systems iW-Rainbow-G57M — это система-на-модуле (SoM), основанная на FPGA Cortex-A72/R5 SoC серии AMD (Xilinx) Versal AI Edge, предназначенная для обеспечения ускорения ИИ при относительно низкой мощности для ресурсоемких приложений, таких как ADAS, робототехника и медицинская визуализация.

Модуль поставляется с 64-битной LPDDR4 объемом до 8 ГБ, флэш-памятью eMMC 16 ГБ, флэш-памятью QSPI 256 МБ, обеспечивает до 45 TOPS производительности ИИ и имеет восемь приемопередатчиков, которые можно использовать для высокоскоростных интерфейсов Ethernet, PCIe, MIPI DSI/CSI, и/или другие в соответствии с требованиями конкретного проекта заказчика.

Читать далее «Система-на-модуле AMD Versal AI Edge SoC FPGA предназначена для ADAS, робототехники, медицинской визуализации и других приложений искусственного интеллекта.»

Чип Cologne GateMate A1 FPGA с 20 480 LE программируется с помощью набора инструментов с открытым исходным кодом

Cologne Chip GateMate A1 — это FPGA с 20 480 логическими элементами, которая лучше всего подходит для приложений с низким энергопотреблением и программируется с помощью цепочки инструментов с открытым исходным кодом на основе nMigen, Yosys и других инструментов с открытым исходным кодом.

FPGA A1 также поставляется с блоком SRAM на 1280 Кбит, четырьмя PLL, четырехъядерным интерфейсом SPI с частотой до 100 МГц, интерфейсом SerDes 5 Гбит/с, и компания предлагает оценочную плату для начала разработки.

Читать далее «Чип Cologne GateMate A1 FPGA с 20 480 LE программируется с помощью набора инструментов с открытым исходным кодом»