Архив

Публикации с меткой ‘FPGA’

FPGA плата Fomu вставляется внутрь USB порта, поддерживает программное ядро RISC-V и Python

27 декабря 2018 Нет комментариев

В самом начале этого года компания Sutajio Ko-usagi запустила крошечную аппаратную USB-плату с открытым исходным кодом, под называется Tomu, которая вставляется внутрь USB-порта. И теперь компания вернулась с другой платой аналогичной формы, но вместо микроконтроллера Silicon Labs EFM32 Arm Cortex-M0+, плата Fomu оснащена FPGA Lattice ICE40 UltraPlus. Читать далее…

Ядро BOOM RISC-V с открытыми исходными данными, работает на инстансах Amazon EC2 F1

24 декабря 2018 Нет комментариев

Berkeley Out-of-Order Machine (BOOM) является ядром RV64G RISC-V с открытыми исходными данными, написаное на языке конструирования аппаратных средств Chisel и оптимизированное в основном для ASIC. Тем не менее, оно также может использоваться на FPGA, а разработчики поддерживают поток FireSim flow для запуска BOOM на более чем 90 МГц на Xilinx Ultrascale+ FPGA, это можно встретить в Amazon EC2 F1 instances.

Ядро BOOM было создано исследовательской группой из Калифорнийского университета в Беркли, у них была цель создать высокопроизводительное, синтезируемое и с задаваемыми параметрами ядро для исследований архитектуры. Читать далее…

Компания MicroSemi представляет PolarFire FPGA и RISC-V SoC

8 декабря 2018 Нет комментариев

В прошлом мы рассматривали SoCs, состоящие из ядер Arm и FPGA — это SoCs Xilinx Zynq-7000 серии и MPSoCs Zynq UltraScale + , с двумя ядрами Arm Cortex A9 и четырьмя ядрами Cortex A53, соответственно.

Компания MicroSemi анонсировала альтернативу, основанную не на ядрах Arm, а, вместо этого, на базе ядер RISC-V от SiFive U54-MC в сочетании с PolarFire FPGA.

Читать далее…

Особенности системы-на-модуле SpiderSoM с открытыми исходными данными, который основан на базе Intel MAX 10 FPGA

27 ноября 2018 Нет комментариев

Обычно когда компании встраиваемых систем предлагают новую систему-на-модуле (SoM) и базовую плату, более старые версии становятся аппаратными средствами с открытыми исходными данными со всеми файлами дизайна, которые представлены таким образом, что клиенты могут использовать их в работе со своими собственными базовыми платами, но файлы для SoM обычно не выпускаются для клиентов.

Aries SpiderSoM и SpiderBase на основе Intel MAX 10 FPGA изменят все это, поскольку компания решила выпустить дизайн как модуля, так и несущую плату KiCAD согласно лицензии CERN OHL v1.2. Читать далее…

Появились видео и слайды с мероприятия Embedded Recipes 2018

24 октября 2018 Нет комментариев

Мероприятие Embedded Recipes 2018 происходило 24 и 25 сентября в здании Mozilla в Франции, Париж, где разработчики говорили о “решениях с открытым исходным кодом во встроенном мире: разработки, участники, инструменты, платформы…”

Ранее уже упоминалось это событие в обзоре про драйвер видеодекодера с открытым исходным кодом для процессоров Amlogic S905, S905X и S912, на котором компания BayLibre планировала рассказать о своей проделанной работе. Читать далее…

Categories: AMLogic, Xilinx Zynq, Видео Tags: , ,

LicheeTang Anlogic EG4S20 плата FPGA нацелен на разработку RISC-V

5 сентября 2018 Нет комментариев

В прошлом компания LicheePi уже представляла небольшую плату для разработчиков — LicheePi Zero и недавно анонсировала плату LicheePi Nano размером с SD-карту, но их последняя разработка может стать еще более интригующей.

LicheeTang представила основные особенности FPGA Anlogic EG4S20 — не связано с Amlogic —  на базе программного обеспечения RISC-V, и все это в небольшом форм-факторе.

Читать далее…

Запущена BladeRF 2.0 USB 3.0 — программно-определяемая радиосистема за $480 и выше

3 сентября 2018 Нет комментариев

Около 5 лет назад были разработаны недорогие программно-определяемые платы радиосистем, основанные на FPGA с открытыми исходными данными, в том числе HackRF, BladeRF x40 / x115 и USRP B200.

Теперь компания BladeRF запустила обновление своих плат Blade RF 2.0 в двух версиях: bladeRF 2.0 micro xA4 и bladeRF 2.0 micro xA9, которые поддерживают тот же частотный диапазон от 47 МГц до 6 ГГц и частоту дискретизации 61.44 МГц, но последняя версия поставляется с более мощным 301KLE Cyclone V FPGA. Читать далее…

Стартовый комплект UltraZed-EV с Xilinx Zynq UltraScale+ EV MPSoC поддерживает одновременное кодирование и декодирование 4K

27 августа 2018 Нет комментариев

В 2015 году компания Xilinx представила Zynq UltraScale+ MPSoC, объединив Arm ядра Cortex A53 / R5 с FPGA структурой, а уже в 2017 году начали появляться разработки и продукты на основе данного решения, такие как AXIOM платаTRENZ TE0808 SoM или совсем недавняя плата для разработки Ultra96 от компании 96Boards.

Последние три платы имеют одну общую черту: все они используют Zynq UltraScale+ GC MPSoC, который добавляет графический процессор Mali-400MP2 в семейство CG MPSoC. Но есть также три семейства EV, которые соответствуют стандартам для “Embedded Vision”, добавляя поддержку аппаратного видео кодека 4K H.264 / H.265, способного одновременно кодировать и декодировать. Платформа предназначена для мультимедийных, автомобильных ADAS, наблюдения и других применений для встроенного зрения.

Многие наверное даже и не видели какие-либо платы основанные на базе Ultrascale+ EV MPSoC, но компания AVNet  – после запуска своего стартового комплекта UltraZed-EG – сейчас запустила стартовый комплект UltraZed-EV, который основан на UltraScale+ MPSoC XCZU7EV-1FBVB900E. Читать далее…